# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(54) MANUFACTURE OF CRYSTALLINE SILICON FILM, CRYSTALLINE SILICON SEMICONDUCTOR UTILIZING THE SAME AND ITS MANUFACTURE

·(11) 3-290924 (A)


(11) 3-290924 (A) (43) 20.12.1991 (19) JP (21) Appl. No. 2-192072 (22) 20.7.1990 (33) JP (31) 90p.72534 (32) 22.3.1990

(71) RICOH CO LTD (72) MAMORU ISHIDA(1)

(51) Int. Cl<sup>5</sup>. H01L21/20,H01L21/324

PURPOSE: To obtain a single crystal silicon film or a polycrystalline silicon film having a grain diameter larger than a conventional one by a simple method by performing solid phase crystallization after an amorphous silicon film on an insulating substrate is patterned in a regular pattern.

CONSTITUTION: An amorphous Si film 11 is formed on a quartz substrate 10 by means of LP-CVD method while film formation conditions are specified. Then the film 11 is subjected to photolithographic patterning to make regions 11-a, 11-b. The region 11-a is a region where the amorphous Si has not been an island, while the region 11-b is an amorphous Si region to be an island by this method. Then the substrate is annealed in an  $N_2$  atmosphere at 500°C for 20 hours, and further two hours' annealing at 1020°C is done to make a solid phase crystal. Thus a polycrystalline Si film having a grain diameter larger than a conventional one can be obtained, while an islandlike single crystal can be obtained if an island pattern area is made small.



17

19日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

**₹3** 290924

®Int. Cl. ⁵

識別配号

庁内整理番号

**43**公開 平成3年(1991)12月20日

H 01 L 21/20 21/324 7739-4M

審査請求 未請求 請求項の数 6 (全5頁)

⊗発明の名称 結晶性シリコン膜の製造方法、それを利用した結晶性シリコン半導

体およびその製造方法

②特 顋 平2-192072

②出 顕 平2(1990)7月20日

優先権主張 ②平 2 (1990) 3 月22日 日本(JP) ③特顧 平2-72534

@発明者石田 守 @発明者田□ 聡志 東京都大田区中馬込1丁目3番6号 株式会社リコー内東京都大田区中馬込1丁目3番6号 株式会社リコー内

東京都大田区中馬込1丁目3番6号

⑪出 願 人 株式会社リコー ⑫代理 人 弁理士 友松 英爾

na 144 1

1. 発明の名称

結晶性シリコン膜の製造方法、それを利用した 結晶性シリコン半導体およびその製造方法

- 2. 特許請求の範囲
  - 1. 絶縁基板上の非晶質シリコン膜(a-Si膜) をあらかじめ規則的パターンにパターン化した後、固相結晶化を行うことを特徴とする結 晶性シリコン膜の製造方法。
  - 2. 純糠基板上の非品質シリコン膜(a-Si膜) をあらかじめ島状化した後、固相結晶化を行 うことを特徴とする結晶性シリコン膜の製造 方法。
  - 3. a-Si膜中に生成する結晶核が島状領域に 1 個または少数個にその数が制御された数だ け存在するように請求項2 の島状領域の大き さを決定することを特徴とする結晶性シリコ ン膜の製造方法。
  - 4. 絶縁基板上の a Si腰を作製しようとする 半導体素子のパターンと一致するパターンを 用いて島状化した後、固相結晶化を行うこと

を特徴とする結晶性シリコン半導体の製造方法。

- 5. 絶縁基板とその上に規則的パターン状に設けられた結晶性シリコンよりなる結晶性シリコン半導体において、特定方向に結晶粒界が少ないことを特徴とする結晶性シリコン半導体。
  - 6. 絶縁基板とその上に島状に設けられた結晶性シリコンよりなる結晶性シリコン半導体において、島内のシリコン結晶の数が1個又は少数個の制御された数であることを特徴とする結晶性シリコン半導体。
- 3. 発明の詳細な説明

〔技術分野〕

本発明は、機能基板上に規則的パターン化あるいは島状化された結晶性シリコン膜を製造する方法およびその技術を利用した新規な結晶性シリコン半導体とその製造方法に関する。

(従来技術)

絶録基板(ex, SiO,, SiN)上に単結晶Si

#### 特閒平3-290924(2)

腰を形成する方法として、レーザや電子ビームを用いた多結晶シリコン(Poly-Si)または a-Siの溶散再結晶化法や線状ヒーターを用いた帯域溶散再線晶化法あるいは、エピタキシャル CVD、エピタキシャル固相成長法等が提業は全て単立れている。しかし、これらの方法は全て単立の方法は全て単立の方法は全て単立の方法は全である。を基礎材料として展開している技術であり、には単結晶 Siウェハー基板に代わる種類晶が必要とされる。

従来、絶縁基板上に種結晶を作製する方法と 1.で

- Si\*イオンビーム照射によってガラス基板 上に結晶核を生成する('88 春季応用物理学 会予稿集,(28p-H-9)
- レーザアニールによりSiO:上に単結晶領域を形成する('89 第8回新機能素子技術シンポ)

等があるが、スループットが低かったり、工程

が複雑であったりして、多数の課題をかかえて いるのが実情である。

このため、Poly-Si膜を単結晶Siの代替材料とした半導体業子の関発が進められている。
Poly-Si膜を半導体業子、例えば薄膜トランジスタ(TFT)の活性層に用いた場合、結晶粒径が大きな程キャリア移動度が大きくなりトランジスター性能が向上することが知られている。
このように、Poly-Siの結晶粒径と、その半導体業子特性には密接な関係があり、粒径拡大方法が盛んに検討されている。

この中で、大面積絶靠基板上に均一に大粒径 Poly-Siを作製する方法として、非晶質Si膜の固相結晶化法がある。従来この非晶質Si膜 を作製する方法としては、

- a) LP-CVD法による低温製膜
- b) Poly-Si膜へのSi\*注入による非晶質化
- c) P-CVD法
- d) 真空蒸着法 などがある。

これらの非晶質 S i 膜を固相結晶化させた場合、膜中の結晶核密度が低くなる非晶質 S i 膜の作製方法、条件を選択することにより、最大  $10 \mu$  m程度の結晶粒が成長するが、結晶成長方向がランダムであるため、結果的に結晶間志がぶつかり合ってしまい平均的な粒径が小さくなってしまう、という問題点がある。

#### (目 的)

本発明の目的はシリコン膜の結晶粒径を大きくすると四時に結晶粒界の向きを特定方向にそろえることにより移動度を向上させる点ににある。本発明のもう1つの目的は、絶縁基板上には別りのイン状あるいは島状Poly-Si膜を形成する点にある。

本発明の他の目的は前記島状のパターンと作製しようとする半導体素子のパターンを一致させることによりすぐれた物姓をもつ半導体およびその製法を提供する点にある。

#### (構成)

第1の本発明は、絶縁基板上の非晶質シリコン膜(a-Si膜)をあらかじめ規則的パターンにパターン化した後、固相結晶化を行うことを特徴とする結晶性シリコン膜の製造方法に関する。

第2の本発明は、絶縁基板上の非晶質シリコン膜 (a-Si膜)をあらかじめ島状化した後、固相結晶化を行うことを特徴とする結晶性シリコン膜の製造方法に関する。

第3の本発明は、a-Si展中に生成する結晶 核が島状領域に1個または少数個にその数が制 御された数だけ存在するように前記島状領域の 大きさを決定することを特徴とする結晶性シリ コン膜の製造方法に関する。

第4の本発明は、純粋基板上の a - Si膜を作 製しようとする半導体素子のパターンと一致す るパターンを用いて島状化した後、固相結晶化 を行うことを特徴とする結晶性シリコン半導体 の製造方法に関する。

第5の本発明は、絶縁基板とその上に規則的

### 特開平3-290924(3)

パターン状に設けられた結晶性シリコンよりな る結晶性シリコン半導体において、特定方向に 結晶粒界が少ないことを特徴とする結晶性シリ コン半導体に関する

第6の本発明は、絶縁基板とその上に島状に 設けられた結晶性シリコンよりなる結晶性シリ コン半導体において、島内のシリコン結晶の数 が1個又は少数個の制御された数であることを 特徴とする結晶性シリコン半導体に関する。

非晶質 Siの固相結晶化によって生成する結 晶粒を模式的に第1図(a)に示す。

結晶粒3は、結晶核1から双晶面2に沿って 結晶成長してできあがる。

そこで、本発明のものと従来のものを第2図(a),(b)に模式的に示した。

第2図(a)は従来の固相結晶化によるものであり、結晶核1からの結晶成長方向がランダムであるため、結晶粒3 同志の成長がぶつかって阻害される。結果的に複雑に入り組んだ結晶粒界が存在する。

条件(例えば温度)等の条件を適正範囲に設定す スマンである。

a-Si膜については、非結晶性が高い程、又結晶化においては、例えばその温度が低い程、 共に生成する結晶核の数は減少する。そこで、 例えば非晶質Si膜の形成方式にLP-CVD 法 を用いた場合、製膿温度を低くしたり、製膿速 度を高くすることで固相結晶化によって生成す る結晶核の密度を低下させることができる。

規則的パターンあるいは島状パターンの大き さ、形状等はフォトマスクのパターンサイズを 変えることで簡単に制御しうる。

パターンサイズは希望する結晶粒界の方向や 島領域の大きさによって決るが、ストライプ状 パターンの巾や島領域の大きさは a - Si中に生 成する結晶核の生成数をもとにして求めること ができる。

第4回(a)(平面図)、(b) (断面図)に示すように、パターンをストライプ状のものにした場合には、そのストライプ巾を結晶粒と同程度か

第2回(b)は本発明の固相結晶化方法による ものである。非晶質 S i 展があらかじめ島状化 されているため、島状非晶質 S i 保域 4 以外か らの成長結晶の侵入がなく、結果として整種が 大きくなり乾罪が減少する。

このように、本発明の目的を達成するための 技術的ポイントとしては、つぎのようなものが ある。

- (1) 非晶質 Si膜中に生成する結晶核 1 の密度 を制御すること。
- (2) 結晶核1の密度や結晶成長距離に対して規 期的パターン状または島状パターンサイズが 適正化されていること。

前記(1)は、いわば本発明の基本的事項であり、すなわちa-Siの固相結晶化によってSi 島を形成するためにもっとも重要な点であり、 特に単結晶Si島を得るためには、固相結晶化 においてa-Si中に生成する結晶核が島内に1 つだけ存在するように島領域の大きさや、a-Siの形成方式、形成条件あるいは固相結晶化

それに近い巾に設定することによりストライプ に垂直な方向の結晶成長がおさえられ、ストラ イプ方向に結晶成長がおこるので結晶粒界はス トライプ方向にそろい、この方向の移動度が向 上する。

#### (実施例)

#### 実施例 1

第3図に実施例の構成を示す。

石英基板10上にLP-CVD法で非品質Si票 11を形成する。LP-CVD法による製賃条件 はSi,H。150sccm、圧力0.2torr、温度500℃、 環厚1000人である。

この非晶質 Si膜11をフォトリソパターニングし、保城11-a、保城11-bを形成する。保城11-aは、従来例として非晶質 Siを島状化しない場合のものであり、保城11-bは本発明の島状化非晶質 Siである。保城11-bの島保城はサイズ10μ = ロである。

この後、N<sub>1</sub>雰囲気中で500℃、20時間のアニールを行ない、さらに1020℃、2時間のアニー

## 特開平3-290924 (4)

ルをして、箇相籍品化させる。

第1長はこのようにして特た固相結晶化Si 膜の領域11-a。11-bについて、粒界エッチング を行ないSEMを用いて10μm<sup>口</sup>の面積に存在 する結晶粒の数を比較猥褻したものである。

D 1 14	
結晶粒の数(10μm <sup>□</sup> )	
9	
3	

第1表から明らかなように10μm□内の結晶 粒が領域11-bの場合、領域11-aと比較して大幅 に減少しており粒界が大幅に拡大していること

以上説明したように本発明によって従来より もさらに粒径の大きな Poly-Si腹が得られた。 なお、この条件で島状パターン面積をさらに小 さくすれば、島状単結品の作製が可能である。

本発明を半導体兼子の作製に利用する場合に は、島状パターンと素子の位置が一致するよう

にマスク設計すれば良い。

#### 实施例 2

アニールの条件のみをN:雰囲気中560℃で50 時間、ついで1100℃で2時間とした以外は実施 例1の方法を繰り返した。

このようにして得られたSi島もSEMで観 祭した結果、粒界が存在せず単一結晶によって 形成されていることが判った。これに対して、 島状化サイズだけを10μ m<sup>□</sup>として実施例2を 繰り返したものは、SEM観祭の結果Si島内 には粒界が認められ10~20個の結晶粒によって 構成されていることが判った。

石英基板上にLPCVD独またはシリコンイ オン注入法によりa-Si튫を形成する。この ときシランガスを用いると要膜温度540℃以上 では結晶相が進じっているためそれ以下のಷ度 で製機する。

このa-Si膿を第4回に示すようにフォト リソによってストライブ状にパターニングする。

このとき伝導方向をストライプ方向に選びスト ライブの幅は結晶粒径程度かそれ以下にする。 このa-Siを熱アニールにより固相結晶化さ せる。アニール温度は500~600℃で10~100時 間で粒径2~3μmのPo1y-Siが得られ る。その結果ストライプ方向に粒界がそろった Poly-Si膜となる.

- (1) 簡単な方法により単結品シリコン膜または 従来より整任の大きい Poly-Si膜を得るこ とができた。
- (2) 本発明により結晶粒界の方向がそろった Poly-Si腰を形成でき、その結果、こ の方向の移動度を向上させることができた。
- (3) 本発明の半導体は、各半導体素子中のシリ コン結晶数が1個または少数に制御できるた め、半週体としての性能を大巾に向上するこ とができた。
- 4. 図面の簡単な説明

第1回は、a-Siの固相結晶化によって生成

する結晶粒を模式的に示したものであり、第2 図(a)は従来法による固相結晶化の様子を、第 2回(b)は本発明方法による固相結晶化の්子 を示す。第3回は、実施例1における本発明と 従来例の構成を示す。第4図(a)は本是明の ストライプ状パターンをもつ結晶性シリコン半 導体の平面図、(b) はその断面図である。

2 … 双晶面 1 … 結晶核

4 ···島状非晶質 Si領域 3 … 結晶粒

10… 基板 5 …結晶粒界

11…非晶質 S i膜

11-b…領域 11-a…領域

> 特許出版会 株式会社 リコー 売品 英言 代理人 弁理士 友 松

#### 特開平3-290924(5)





第 2 図(a)



